崗位職責:                        

1、正確理解block電路原理和規(guī)格，并進行電路設(shè)計。
2、正確制定block仿真用例，并設(shè)計testbench，完成block完備性仿真驗證。
3、根據(jù)電路對應(yīng)版圖設(shè)計要求，指導版圖工程師進行版圖設(shè)計，按時完成block的后仿真驗證工作。
4、完成模塊詳細設(shè)計及仿真review文檔撰寫。
5、熟悉一些基本的測試儀器，配合完成相關(guān)測試debug工作。

職位要求:                         

1、本科及以上學歷，微電子、集成電路工程，電子信息類等相關(guān)專業(yè)。
2、1年以上模擬芯片設(shè)計工作經(jīng)驗，有多個產(chǎn)品量產(chǎn)經(jīng)歷優(yōu)先。
3、熟悉ADDA /PLL /Serdes /DDR /LPDDR /PMIC /chiplet ，PHY/MIPI PHY/PCIe PHY/USB /Sensor讀出電路等各類數(shù)模芯片或IP的基本模塊設(shè)計，有芯片流片經(jīng)驗者優(yōu)先。
4、具備扎實的半導體器件物理與模擬CMOS電路設(shè)計基礎(chǔ)。具有良好的專業(yè)英語讀寫能力。
5、具有良好的自學能力、創(chuàng)新能力、良好的溝通能力和團隊精神。正直坦誠，責任心強。

補充：該崗位優(yōu)秀的應(yīng)屆生/畢業(yè)生可實習，有相關(guān)芯片類研發(fā)實習經(jīng)歷或在校參與過芯片研發(fā)項目者優(yōu)先。

崗位職責:                        

1、負責芯片項目的系統(tǒng)級需求分析，規(guī)格定義和架構(gòu)設(shè)計，通過低功耗，低成本，多場景，差異化構(gòu)筑關(guān)鍵競爭力，支撐項目的商業(yè)成功。
2、負責芯片項目中關(guān)鍵技術(shù)方案制定，包含但不限于架構(gòu)，工藝評估，IP選型，管腳復用，floorplan，性能分析優(yōu)化，系統(tǒng)建模、低功耗等。
3、熟悉芯片的前后端流程、FPGA原型驗證和混合信號驗證流程， 和其他工程師協(xié)作完成芯片各階段工作。
4、熟悉芯片系統(tǒng)級應(yīng)用和板級硬件開發(fā)，并指導工程師完成芯片系統(tǒng)驗證環(huán)境的搭建與測試執(zhí)行。
5、研發(fā)流程各階段相關(guān)文檔撰寫。

職位要求:                         

1、計算機、電子、微電子、通信等相關(guān)專業(yè)研究生以上學歷，5年以上經(jīng)驗。
2、熟悉芯片開發(fā)全流程，有多個芯片流片和量產(chǎn)的成功經(jīng)驗；曾擔任MCU、SOC或其他芯片的系統(tǒng)架構(gòu)師；了解PCIE/SATA/USB等相關(guān)的協(xié)議及原理。
3、熟悉amba總線協(xié)議，有使用過nic或者noc經(jīng)驗的優(yōu)先。
4、曾擔任PCIE、內(nèi)存芯片、以太網(wǎng)或者相關(guān)芯片系統(tǒng)架構(gòu)師優(yōu)先。
5、有過低功耗架構(gòu)及設(shè)計經(jīng)驗優(yōu)先。
6、熟悉和深刻理解相關(guān)領(lǐng)域的技術(shù)現(xiàn)狀和業(yè)界發(fā)展趨勢，可以輸出相關(guān)的競爭分析和技術(shù)規(guī)劃。